# HIGH SPEED MEMORY DEVICE

Patent number:

JP62135949

Also published as:

US4792926 (A1)

**Publication date:** 

1987-06-18

Inventor:

BARII AARU ROBAATSU

Applicant:

**TOSHIBA CORP** 

Classification:

- International:

G06F13/16; G06F12/00; G06F13/20

- european:


Application number:

JP19860268713 19861113

Priority number(s):

### Abstract of JP62135949

PURPOSE:To increase the using efficiency of a data bus by delaying and transferring data with a data reading buffer and a data writing buffer. CONSTITUTION:To a control bus 60 and a data bus 54, the request signal, in which reading and writing are mixed, and data are successively continuously sent. A memory colliding detecting circuit 66 of a memory board 50 detects the request signal transmitted successively, the writing requesting signal comes immediately after the reading requesting signal, and then, the data read from a memory 70 are stored and delayed to a reading data buffer 72 to avoid the collision of the data by a data transferring cycle, and so as to transfer toward the bus 54 after the processing is completed by the writing requesting signal, a reading data buffer 72 and a writing data buffer 74 are controlled. When the reading requesting signal comes immediately after the writing requesting signal, the reading data at the time of the access cycle are delayed ad processed by the buffer 72, and the control is executed. A port colliding detecting circuit 38 of an input output port 52 executes the same processing as the memory colliding detecting circuit 66 of the memory board 50.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

## 19日本国特許庁(JP)

⑩特許出願公開

## ⑩ 公 開 特 許 公 報 (A)

昭62 - 135949

@Int_Cl_4	識別記号	庁内整理番号		❸公開	昭和62年(	1987) 6月18日
G 06 F 13/16 12/00 13/20	3 0 3 3 1 0	6711-5B 6711-5B Z-7165-5B	審査請求	未請求	発明の数	1 (全16頁)

❷発明の名称 高速記憶装置

②特 願 昭61-268713

**纽出 頭 昭61(1986)11月13日** 

優先権主張 1985年12月9日90米国(US)90806427

69発明者 バリー アール・ロバ アメリカ合衆国イリノイ州 リンデンハースト イースト

ーツ グランド アベニユ 1708

⑪出 頤 人 株 式 会 社 東 芝 川崎市幸区堀川町72番地

⑩代 理 人 并理士 則近 憲佑 外1名

#### 训却书

1. 発明の名称

高速配位装置

2. 特許請求の範囲

データを保持する記憶手段と、 彼記憶手段から データバスにデータを読取る第1の手段と、 彼デ ータバスから彼記憶手段にデータを構込む第2の 手段と、 制御バス上のデータ 裁取り深度 けに しては、 彼第1の手段によって、 制御バス上のデ ーク書込み要求信号に対しては、 彼第2の手段 よって、 逐次混合したデータ 続取りおよび 再込み 要求信号を受信するとともに各級求信号を収入する データ転送を行なう記憶制御手段と該逐次混合した データ転送を行なう記憶制御手段と該逐次混合を たデーク 読取りおよび 書込み 要求信号を転送する 制御バスを具備することを特徴とする高速記憶装置。

3. 発明の詳細券説明

[発明の目的]

(産業の利用分野)

本発明は、大量のデーク処理、複雑なデーク操

作及び広帯域幅のデータを記述し、それらデータ を高速に他の関連する機器へ転送するための高速 記憶装置に関するものである。

(従来の技術)

大量のデータを記憶する容量を有し、しかも相互接続のデータバスを介してそのデータを複数の入出力ポートに伝達する能力をも有する記憶装置が知られている。このような記憶装置を第2間に示す。第2回の従来の記憶装置は、メモリボード10と、複数の人川力ポート12と、データバス14と、アドレスバス16と、制御バス18と、要求一肯定応答バス20とを共過する。

メモリボード10は、アドレスパッファ22と、記憶制御装置24、配位米子26と、データパッファ28とで構成されるものとして示す。アドレスパッファ22の人力は、アドレスパス16に接続され、出力は記憶米子26のデータ違子はデータパッファ28の第1のデータパス違子に結合され、またデータパッファ28の第2のデータパス端子はデータパス14に接続されている。アドレ

- 2 -

スパッファ22と、記憶業子25と、データパッファ28の動作は、制御パス18に依続された人力を育する記憶制御装置24の動作によって支配される。

入州力ポート12はモれぞれ、アドレスゼネレ ータ30と、入出力ポート制御装置32と、記憶 松子34と、データバッファ36とで構成される。 アドレスゼネレータ30の出力はアドレスバス 16に粘合されている。アドレスゼネレータ30 は、アドレス36によって記憶衆子34のアドレ ス端子に結合されている。記憶素子34のデータ バス端子は、データパス38によってデータバッ ファ36の第1のデータパス端子に接続される。 データバッファ36の第2のデータバス端子は、 データパス14に結合されている。アドレスゼネ レータ30と、紀迩衆子34と、データパッファ 3 6 の動作は、入出力ポート制御装置 3 2 に支配 される。入出力ポート制御装置32の第1の入力 ポート端子は制御パス】8に結合され、郊2の入 力端子は災水ー肯定応答パス20に結合されてい る。

- 3 -

受収る。さらに、制御装置32によってアドレス
ゼネレータ30は、適切なアドレス信号をアドレ
スパス16を介して伝送することが認められ、
モリポード10のアドレスパッファ22かこれを
受収る。将込みデータ形象の場合は、制御作に、データパッファ36の動作にス
32はさらに、データパッファ36の動作にス
14に続取らせる。 統取りデータ 要求の場合 ポート
ド10の動作によって記録素子26からバス14
に統取ったデータを、データバス14からデータ
パッファ36を通り記録案子34に転送する動作
を制御する。

次に、制御バス18を介して記憶制御装置24が続取りデーク要求信号を受取り次第、メモリボード10が動作して、アドレスバッファ22に適切なアドレスデータをアドレスバス16から記憶 紫子26に伝達させ、さらにそのアドレス指定されたデータを記憶素子26からデータバッファ28を通りデータバス14に続取る。制御バス18を介して将込みデータ要求を受取ると、記憶

第2 間に示す従来の記憶装置はさらに要求期が 装置 4 0 をも其偏し、この要求期が装置 4 0 日、 要求一肯定応答バス 2 0 に結合された要求期於同 路 4 2 を具備する。

第2 図に示す従来回路の動作においては、入出 カポート12は人出力ポート制御装置32で要求 信号を発生して、メモリポード10の記憶ポチ 26からデータを続収るか、またはメモリポード 10の記憶素子26にデータを再込む。この要求 信号は、要求- 丹定応答パス?0を介して送られ、 要求期於回路42で受取られる。この同路42は、 どの入出力ポートに優先度を与えてメモリポード 10にアクセスさせるべきかを決定する。次に何 路42は、対応する優先度併定応答信号を要求。 肯定応答パス20を介して、優先度が与えられた ポート12に送出する。この肯定応答は、バス 20を介し選択されたポート12の入出力ポート 制御装置32に受収られる。次に選択されたボー ト12の入出力ポート制御装置32が、制御パス 18を介して適切なデータ読取り要求またはデー 夕書込み要求を出し、メモリポード10がこれを

-- 4 ---

制御装置24は、データパス14からのデータをデータパッファ28を介して記憶点下26内の所定のアドレス位置に刊込むよう動作する。このアドレス位置は、アドレスパス16を介しアドレスパッファ22が受収ったアドレスが示すものである。

モリボード10からデータを続取るには、記憶サイクル1の要決サイクルフェーズと、次の記憶サイクル2のアクセスサイクルフェーズとさらに次の記憶サイクル3のデータ転送サイクルフェーズとが必要になる。

第3関にさらに示す通り、記憶サイクル2は、 読取り要求R1用のアクセスサイクルフェーズの 火行に加えて、 返求サイクルフェーズで第2のデ 一夕読取り要求R2を受取ることもできる。デー ク変水R2は、記憶サイクル3でデータアクセス サイクルフェーズとなり、記憶サイクル4でデー 夕転送サイクルフェーズとなる。メモリポード 10にデータを街込むために、記憶サイクル4の 吸水サイクルフェーズ中にデータ書込み要求W1 が制御パス18を介して受取られる。記憶サイク ル5のデータ転送サイグルフェーズ巾には、記憶 **紫子26に再込むデータがデータバス14から受** 取られ、デークパッファ28に記憶される。第3 |関に示す通り、記憶サイクル6のアクセスサイク ルフェーズ中には、古込み要求Wlのデータバッ ファ28から紀位衆子26に転送される。さらに

- 7 -

り、連続する逐次混合の読取りおよび普込み要求 が作成される。) 次の記憶サイクル3のデータ転 送サイクルフェーズ中に読取り要求Rlと普込み 奨求W 1 との間に衝突が起こる。特に、記憶サイ クル3のデータ転送サイクルフェーズ中では、続 取り受水R1のデータをデータパッファ2 8から データパス14へと移動させる試みがなされ、し かも同時に、同じ記憶サイクル3のデータ転送サ イクルフェーズ中で、昔込み要求W1に応じて書 込まれるデータをデータパス14からデータパッ ファ28に移動させようとする試みも起こる。こ のデータパス14にアクセスする試みが同時発生 することによって、記憶サイクル3のデータ転送 サイクルフェーズ中に過度の衝突を引起こすこと になる。同様の不要な衝突が、逐次啓込み要求と 続取り要求に続く第3番目の記憶サイクルのアク セスサイクルフェーズで発生する。この衝突は、 第4阕で記位サイクル5、6、7について示す。 特に迎続する選次記憶サイクル5、6の嬰求サイ クルフェーズに背込み製収W 2 と次の読取り要求 R2がある場合には、記憶サイクル7のアクセス

第3 図に示す通り、記憶サイクル5の要求サイクルフェーズ中には、第2の付込み要求W2が受取られることもある。これにより、記憶サイクル6中に再込み要求W2川のデータ転送サイクルフェーズとなり、記憶サイクル7中に再込み要求W2 用の次のアクセスサイクルフェーズとなる。

- 8 -

サイクルフェーズ中で、統取り要求R2に応じて 統取られるデータを記憶業子26からデータバッ ファ28に移ろうという試みがなされ、同時に、 記憶サイクル7の同じアクセスサイクルフェーズ 中で、改込み要求W2に応じて背込まれるデータ をデータバッファ28から記憶業子26に移そう とする。この結果、記憶者子26にアクセスしよ うとする試みが同時に起き、これが許されない街 突を引起こす。

らない。すなわち、記録サイクルの定の要求サイクルフェーズのそれぞれが最後には、次の記録サイクルのこれに対応する空のデータ転送サイクルフェーズや、次の記録サイクルの空のアクセスサイクルフェーズとなるので、第2図に示す従来装置では、データパス14の帯域幅利用が100%未満になることを意味する。

- 11 -

%しか帯域幅利用をしないものと思われる。 (発明が解決しようとする問題点)

このように従来の紀依装置にあっては、連続的 同時に送信されて来る読出しおよび書込み要求に 応答する際、データ間の衝突が起こり必要とする データの背込み及び読出しが適切に行なわれない 欠点があり、また、それぞれの要求に続く次のサイクルにおいてそれらの要求に応じデータの転送を行なう際、読出し、背込み用のデータを交互に 分離して行なわなければならないので、データバスの帯域幅を 100% 育効に活用できない欠点が ある。

本党明は、これらの事情に鑑みてなされたもので、連続する逐次競取りおよび普込み要求を受取る順番とは無関係に100%の帯域城輻利用を行う高速記憶装置および関連の方法を提供することを目的とする。 (以下会白)

空の要求サイクルフェーズによって、再込み要求 W1~W5から分離しなければならない。この結 果、第4関に示すように、記憶サイクル8および 9のアクセスサイクルフェーズは空のままとなり、 記憶サイクル14および15のデータ転送。

サイクルフェーズも空のままとなる。このため、第2図の装置の場合には100%未満の帯域幅となる。

第6 関には、ポート 1 . 2 . 3 を、別の続取りおよび辞込み要求を生成したものとして示す。この結果、偶数の記値サイクル 2 . 4 . 6 . 8 . 1 0 . 1 2 . 1 6 . 1 8 のそれぞれの要りサイクルフェーズは、第4 村について前に登明した研究を避けるために、空の状態に維持しておかなければならない。このため、記値サイクル 3 . 4 . 7 . 8 . 1 1 . 1 2 . 1 5 . 1 6 . 1 9 のでクセスサイクルフェーズが空のままとなり、記値サイクル 5 . 6 . 9 . 1 0 . 1 3 . 1 4 . 1 7 . 1 8 の転送サイクルフェーズが空のままになる。従って、第6 図に示すような読取り・背込み要々シーケンスを経験する第2 図の従来装置は、50

- 12 -

[発明の構成]

(問題点を解決するための手段)

この目的を達成するための木発明の構成は、逐次混合されたデータ読取りおよびデータ符込み要求信号を運ぶ制御パスと、データパスとを具備する記憶等において、(a)データを保持する記憶手段と、(b) 設記億手段からデータパスにデータを読取る第1の手段と、(C) データバスから該記憶手段にデータを構込む第2の手段と、(d) 制御パス上のデータに応じて第2の手段を利用して、逐次配合したデータ読取りまよびデータ書込み要求信号の連続逐次で構成される。

(作用)

そして、この構成に基づく本発明の作用は、連続する逐次混合したデータ総取りおよびデータ件 込み要求保号に対して、所定位置に設けられたデータ総取りバッファおよびデータ件込みバッファ が記憶手段および/またはデータバスへのデータ 転送を所定期間避延させるように機能して、メモリ統由し用アクセス保好とメモリ書込み用アクセス保好とメモリ書込み用アクセス保好を同時に作成することを防止するようにしたものである。

#### (灾施例)

添付図面に示す本発明の実施例について以下に 詳細に説明する。

- 15 -

ぶのためおよび限定しないために、全ての銃取り 要求より全ての将込み要求を優先させて予想する ものとする。

本発明による記憶装置のプロック図を第1図に示す。第1図に示す装置は、メモリポード50と、 複数の入出力ポート52a-iと、データバス 54と、アドレスバス56と、さらに関々のバス 統取り要求R1川のデータ転送リイクルフェーズを遅延させる。特に、第7円に示すように、4個の審込み要求W1~W4が記憶サイクル2から5の連続逐次要求サイクルフェーズにある場合には、統取り要求R1川の次に使用可能な転送サイクルフェーズが記憶サイクル7のデータ転送サイクルフェーズ中に存在する。このため水宛明は、記憶サイクル7のデータ転送サイクルフェーズまで、統取り要求R1川のデータ転送サイクルフェーズを遅延する。

- 16 -

60, 62, 64を具備する制御パス58とを具 領する。メモリポード50は、第1内では、記憶 衝突検出回路66と、アドレスパッファ68と、 記憶楽子10と、緑水りデータバッファ12と、 普込みデータバッファ11とで掲載されるものと して示す。紀仏衝突検川回路65は、銅師パス 5 8 のパス60を介して総取り要求信号を受取り、 制御パス58のパス62を介して出版り想収信号 を受取るように結合されている。記憶衝突検出詞 路66の出力は、アドレスパッファ68と、記憶 紫子10と、続取りデータパッファ12と、引込 みデータバッファ 7 4 の動作を制御するように精 合されている。アドレスバッファ68は、記憶街 突検出回路 6 6 の制御を受けて、アドレスバス 5 6を介してアドレス借号を受取り、この信号を 記憶索子70に供給するように給けされている。 記憶素子70のデータパス端子は、読取りデータ パッファ12か、許込みデータバッファ14のい ずれかを介してデータバス54に結合されている が、これもまた、記憶衝突後川論理66の動作に 左右される。

- 17 -

人出力ポート52a-1は、様々な構成を取っ てもよい。例としておよび限定しないために、第 8 内に示す入川力ポート52 a は、ポート衝突検 川川路76、坂水発生期野器78。アドレスゼネ レータ80、ポートデータ記憶券子82、 抄込み デークバッファ84、読取りデークバッファ80 とで構成されるものとして示す。ポート衝突検出 **論則76は、制御パス58のパス60を介した続** 取り悪水と、制御バス58のバス62を介した冉 込み要求を受取るように結合されている。要求発 生期終器78は、制御パス58のパス64を介し て他の入出力ポート52b-iの要求発生調整器 にいもづる式に接続されている。さらに、要次発 生凋依器78は、制御パス58のパス60を介し て続取り要求信号を出力し、制御パス58のパス 62を介して得込み要求信号を出力するように結 介されている。アドレスゼネレータ80は、遊浪 **発生調食器78の制御を受けて、データボート記** 低岩子82とアドレスデータをやり取りし、アド レスパス56を介してアドレスデータを出力する ように結合されている。さらに、ポートデータ記

- 19 -

に、次に侵先度の高いポートにNO REQUEST信号を送らせ、最も優先度の低いポートまで動にこの信号を送らせて判定する。このチェーン上の特定のポートがメモリポード50へのアクセスを求めている場合、必要なことは、次に侵免受取り、その後で、バス64のディジーチェーンよの後に続くそれより優先度の低いポート全てにREQUEST ACCESS信号を発生することを保証するものである。このプロセスは、そのポートがメものボード50にアクセスできることを保証するものとなる。

いったんアクセスが成立してしまうと、アクセスを問たボートは、アドレスゼネレーク80の動作により、アドレスバス56を介して記憶素子70に対する適切なアドレス信号を生成することができる。さらに、メモリボード50へのアクセスを入手次節、要求免生調整器78は、制御のバス60.52を介して、適切な証取りまたは刊込み要求信号を生成する。この読取りまたは引込み要求信号は、入力ポートがメモリボード

優素子 8 2 のデータバスな子は、ボート市力検出 論理 7 6 の動作次節で、再込みデータバッファ 8 4 か続取りデータバッファ 8 6 のいずれかを介 してデータバス 5 4 とデータをやり取りするよう に結合されている。

動作においては、メモリポード50の記憶数子 70にデータを再込むか、またはメモリポード 5 0 の記憶数子 7 0 からデータを読取るかのいず れかを希望するポート52a-iが、制御パス 5 8 のうち一接続規であるバスG4を介して通切 な調整信号を生成する。この調整信号は、記憶サ イクルの名斐沢リイクルフェーズ中にポート52 a-1にいもづる式に接続される。この信号の語 果として、最も優先度の高いポート 5 2 a - iが メモリポード50にアクセスする解利を取得する。 特に、ポート52a-iは、最も優先度の高いボ ートをバス64のディジーチューンに先人れし、 最も優先度の低いボートを後入れにするものとし ている。役先度の悶髭は、最も侵先度の高いボー ト52a~iに、次に侵先度の高いボートにNO REQUESTは好を送らせ、またそのボート

- 20 -

50へのアクセスを得た記憶サイクルの要求サイ クルフェーズ中に充生する。例えばポート52 a がメモリポード50へのアクセスを入手している と仮定すると、第7以に示す記憶サイクル1中に、 統取り要求R1届号が制御バス58のバス60を 介して要求発生調整器78によって生成される。 この統取り要求信号R1は記憶衝突検出阿路66 によって、記憶サイクル】の要求サイクルフェー ズ中に受取られる。読取り要求は母を入手し、直 前の記憶サイクルで背込み要求信号を全く受取っ ていない場合、記低衝突検川同路 6 G は、バス 8 4 上のアドレスデータで識別された記儀者子 70内のデータを、記憶サイクル1の読取り要求 R1によって、次の記憶サイクル2のアクセスサ イクルフェーズ中に記憶光子70から疏取りデー タバッファ12に移動させるという方法で、メモ リポード50の動作を制御する。同様にして、ボ 一ト衝突検出回路 5.6は制御バス 5.8のバス 6.0 と62を介して読取りおよび得込み要求を監視し、 直前の記憶サイクルの要求サイクルフェーズには いかなる母込み災水もなかったことを知る。この

ためポート前次検出回路 6 6 は、メビリポード 5 0 か、アドレスゼキレーク 8 0 か出力した要求 アドレスからの記憶 本了 7 0 のデークを次の記憶 サイクル 2 のアクセスサイクルフェーズ中に記憶 ムア 7 0 から読取りデータバッファ 7 2 に移動さ せることを予想することができる。

- 23 -

アクセスサイクルフェーズの衝突については、 第8間に示す通り、む込み要求W1の後に続く続 取り要求R1川の次に使用可能なアクセスフェー ズは、統取り要求を受取った要求サイクルフェー ズ後の2番目の記憶サイクル(記憶サイクル4) のアクセスサイクルフェーズ中に発生する。 ついても最取りデータ転送りイクルフェーズを選延させるものである。その結果、記憶サイクル3中の、記憶衝突検出回路56は読取りデータバッファイ4の動作によってデータバス54からの再込みデータW1の転送を実行し、読取り要求データR1の読取りデータバッファイ2からデータバス54への転送を遅延させる。

ボート街突検由回路76は、記位サイクル2の要求サイクルフェーズ中に再込みデータ要求W1があることに気付くと、読取りデータバッファ86のいかなる動作も次に使用可能なデータ転送サイクルフェーズまで遅延させる。この遅延は、メモリボード50と直接やり取りせずに、が関連したが、関連が変更したがって衝突を避けるに必要がある。この予定は、すなわち、関係の火能例では、全ての続取り要求より全ての再込み要求を優先するものである。

- 24 -

第9四に、本允明による記憶衝突検用回路66 の一実施例を示す。第9以に図示されているよう に、記憶衝突検用回路 6.5 は、ラッチ 1.0.0。 102, 104, 106, 112, 122と、デ ータセレクタ108と、ANDゲートJ10. 120と、インバータ114、118と、カウン ク116と、読取りアクセス端子124と、読取 りデータ端子126と、再込みデータ端子128 と、母込みアクセス端子130とで構成される。 制御パス58のパス60からの説取り要求信号は、 ラッチ100のデーク増了と、ANDソート 110の第1の端子と、インバーク114の入力 に結合される。ラッチ100の川力は、データセ レクタ108の"0" 人力増了と、ラッチ102 のデーク菓子とに接続される。ラッチ102の川 力端子は、データセレクタ108の \*1\* 人力に 結合される。制御パス5-8のパス - 6-2 上の再込 ろ要求信号は、ラッチ104のデータ人力端子と、 インパータ118の人力に戻される。次にラッチ 104の出力は、ANDゲート110の第2の人

カに戻され、またWRITE DATAGむとは

りとしてWRITEデータ出力端子 1281に 出力される。

ラッチ106の出力は、WRITE ACCE SS信号として打込みアクセス端子130に出力 される。ANDゲート110の出力はセット入力 としてラッチ112に出力され、インパーク 114の出力はラッチ112のクリア入力均子に 結合される。ラッチ112の出力はセレクタ 108の選択人力端子に結合され、セレクタ 108の出力は、読取りアクセス端子124と、 カウンタ116のカウントアップ入力端子にとも に READ ACCESS信号として出力され る。カウンタ116の出力はANDゲート120 の第1の入力端子に結合され、インパータ118 の出力はANDゲート120の第2の人力端子に 結合される。ANDゲート120の出力はラッチ 122のデータ入力端子に結合され、ラッチ 122の出力はREAD DATA信号として、 読取りデータ端子126とカウンタ116のカウ ントダウン入力端子に結合される。シスタムクロ ック信号MEMCYCLKは、ラッチ100.

- 27 <del>-</del>

READ DATA信号は、ANDゲート120 とラッチ122の動作によって、連続する告込み 要求信号と同じ数の次の記憶サイクル分だけ起延 される。

第1阕に示すように、この遅延は、いかなる街 込み要求信号もバス62上に出力されない記憶サイクル6まで続く。その結果、インバータ118 の動作によって正信号がANDゲート120の第 2の入力に出力される。従って、次のクロック済 記憶サイクル、すなわち第7図の記憶サイクルでは、ラッチ122の出力が"高"になり、端子 126にREAD DATA信号を発生させ、これにより読取りデータバッファ72からデータバス54へのデータ転送が遅延される。

 102, 104, 106, 122のクロック人力 に接続される。

第9回に示す記憶衝突検用同路66は、2種類 の異なる衝突を検用、処理する。最初に第9回の 回路はデータ転送サイクルフェーズの街次を検出、 処理する。この衝突は前に述べた通り、禁取り悪 求の直後に再込み要求が続く時に発生する。第7 図に示すように記憶サイクル1の読取り要求及1 の直後に記憶サイクル2の再込み要求W1が続く 場合、デーク転送サイクルフェーズの衝突が記憶 サイクル3で発生する予定になっている。この街 突を避けるため、記憶サイクル2では、バス62 上の羽込み選求がインパータ118を介してAN Dゲート120に伝送され、ラッチ122の出力 が記憶サイクル3で"低"になる。記憶サイクル 2に 告込み 要求がなければ、ラッチ 1 2 2 の出力 は原則として"裔"になり、記憶サイクル3で増 子126にREAD DATAは号を出力し、第 1阕の読取りデークバッファ12からデータバス 54にデータを統取らせたはずである。しかし、 記憶サイクル2には背込み要求があるので、この

- 28 -

された場合には、カウンタ116は、他に衝突が全く検出されないと仮定して、次の記憶サイクルで、2番目に遅延された総取り要求データを提取りパッファ72からデータバス54に転送することを保証する。

第9図の回路の動作によって検用、防止された 衝突の第2の形態は、第4以と第8以に示した領 類の、起こり得るアクセスサイクルフェーズの街 突である。この種の衝突は、羽込み要求の後に読 取り要求が続く時に発生し、ラッチ112の動作 によって検出される。特に第8間のの例について 貫えば、配位サイクル2の続取り要求R 1 はAN Dゲート110の第1の人力で受取られ、間時に ラッチ104からの円込み要求WlがANDゲー ト110の第2の入力で受取られ(再込み要求W 1はラッチ104の動作によって1記位サイクル 分遅延されている)、ANDゲート110の出力 が論理『高』となり、ラッチ112を設定する。 ラッチ112の設定によって、セレクタ108の 出力が記憶サイクル2で"0"人力から"1"人 力にシフトされる。このため、歳取り要求ROが 記憶サイクル1の者込み要求W1の直前に受取られているに場合には、ラッチ102の出力は「高」にし、記憶サイクル2で出力端子124にREAD ACCESS貸号を発生させるはずである。しかし、記憶サイクル3では、ラッチ102の出力は「低」となり、これによりセレクタ108が記憶サイクル3の時に端子124に「低」の出力を出し、記憶サイクル3の下クセスサイクルフェーズでの衝突を防止するはずである。

大質的に、記憶会子70からの読取りデータバッファ72へのデータ転送は、セレクタ108とラッチ112の動作によって、バス62を介した次の書込み世界を受取らなくなるまで遅延され続けるであろう。第8回では、記憶サイクル3では、で、ラッチ112は記憶サイクル3でセレクタ108を解放し、ラッチ110の出力が次の記値サイクル4でセレクタ108を通過し、読取りアクセス端子した。フィースサイクルフェーズ中の衝突は防止さ

- 31 -

212.214.216と、データセレクタ 218.220と、カウンタ222, 224と、 比較器226と、インバータ228, 230. 2322. AND4-1234. 236. 238 と、再込みデータ端子224と、読取りデータ端 子246とで構成される。ポート衝突検出回路 76は、クロックほ号MEMCYCLKと、制御 パス58のパス60を介した銃取り要求信号と、 制御バス58のバス62を介した街込み要求借号 とを受取るだけでなく、要求発生調整器78(第 1月)からバス240を介したポート続取り要求 **信号と、要求発生調整器 7 8 からバス 2 4 2 を介** したポート打込み要求信号も受取る。制御バス 5 8 上の読取り要求信号と街込み要求信号は、ど の人川力ポートでも発生できるであろうが、バス 240と242のポート読取り要求信号とポート 再込み要求信号は、ポート52a独特のものであ る。このため、バス240と242のボート誌取 り要求信号とポート省込み要求信号はポート衝突 検出回路76に対して、これらの特定の要求のた めに実際にメモリポード50へのアクセスがポー

れる。

第10段は、最取りデータバッファ12と、社 込みデータバッファ14と、記憶ポ∫10のプロ ック国であって、切り間のREAD ACCES S属好、READ DATA以好、WRITE ACCESS紹竹、WRITE DATA保好を より詳糊に示す。特に効10匁でわかるように、 第9國の端子124のREAD ACCESS信 号は記憶者で70から読取りパッファ72へのデ ーク転送を制即し、第9国の関チ126からのR EAD DATA信号は読取りパッファフ2から データバス 5 4 へのデータ転送を制御する。同様 に、第9回の輪子128のWRITE DATA 信号はデータバス54から刊込みパッファ74へ のデーク転送を制御し、第9内の増子130のW RITE ACCESSはけは州込みパッファ 7.4から記憶点が7.0へのデーク転送を調御する。 ここで第1枚のポート衝突検由同路78につい て第11関を参照してより詳細に説明する。第 11図に示す通り、ボート街火検出阿路76は、 ラッチ200、204、206、208、210。

- 32 -

ト52 aに与えられていることを知らせるものである。

メモリポード50との幼巣的なやり取りを行う ためには、本発明によれば、ポート52aが制御 パス58との適切なやり取りを維持して、ポート 5 a から発生されたこれらの特定の読取り要求と **客込み要求の前後にその他のどの読取り要求や書** 込み要求が来るかを判定することも必要になる。 このため、バス240のポート総取り要求信号は ラッチ200のデーク入力に指合され、バス 242のポート州込み要求信号はラッチ210の データ入力に結合され、バス60の読取り要求信 号はラッチ204のデータ人力に結合され、バス 62の街込み要求信号はラッチ208のデータ入 力に結合される。バスGOの総取り要求保持もA NDゲート234の印1の入力と、インバーク2 28の入力に結合され、バス62の再込み要求信 号もインパータ230、232の入力に結合され

ラッチ200の川力はセレクク218の°0° 入力端子とラッチ202のデータ入力端子に結合 される。同様にして、ラッチ 2 0 4 の出力はセレクク 2 2 0 °0° 入力増予とラッチ 2 0 6 のデータ入力増予に結合される。ラッチ 2 0 8 の出力はANDゲート 2 3 4 の第 2 の入力に結合され、ラッチ 2 1 0 の出力はWR ITE DATA 信号として書込みデータ増下 2 4 4 に結合される。

ANDゲート234の出力はラッチ212のセット入力に結合され、インパータ228の出力はラッチ212のリセット入力に結合される。ラッチ212の出力はセレクタ2200とセレクタ218の両方の選択入力に結合され、ラッチ206の出力は、セレクタ220の"1"入力に結合され、ラッチ202の出力はセレクタ218の"1"入力に結合される。セレクタ218と220の出力はカウンタ222と224のモれぞれの入力端子に結合される。カウンタ222と224の出力は比較器226の出力はANDゲート236の第1の入力に結合される。

第2の入力に結合される。インパータ230の出

- 35 -

カウンク224の出力もANDゲート238の

ただし、その他のルールについても考え得る。

第11匁の回路は、メモリポード50の記憶術 突検出回路 6 6 に同期して動作しなければならな いが、実際には、制御バス 5 8 上の間一の禁取り 要求は号と非込み要求信号を同時に受取る以外に は、メモリポード50と何ら和互伝達を行わない。 第11回の同路において、パス60の銃取り要求 とパス62の刊込み要求を受取るために結合され た部分は、本質的には第9間に示す記憶衝突検出 **河外 5 5 と同様に動作する。しかし、第11図の** 川路はさらに、斜御パス58の統取り要求と街込 み災水が、第11隊の回路が接続されているポー 上に特に適用可能な場合を料定できるようにする ため、ポート読取り要求信号とポート背込み要求 信号の受取りをも含むものである。このためRE AD DATA信号は、第9図の回路の端子 126にREAD DATA信号が出力されるの と同切して、端子246に出力される。ただしこ の場合、第9四の端子126でREAD DAT A 信号となる統取り要求信号は、第11図の回路 に接続した入出力ポートに適用可能なものとする。 カはANDゲート235の第2の人力に結合され、インパータ232の出力はANDゲート238の第2の人力に結合される。ANDゲート236の出力はラッチ214のデータ人力に結合され、ANDゲート238の出力はラッチ215のデータ入力に結合される。ラッチ214の出力は、続取りデータ端子246に結合され、カウンタ222のカウントダウン人力にも結合される。ラッチ216の出力はカウンタ224のカウントダウン入力に結合される。

第11 図の回路の動作は、制即バス58のデータ読取り要求とデータ刊込み要求の使用順序に応じ、しかも予め定めた予定に従って、特定のポートとデータバス54との間のデータ転送を制御する。前に述べた通り、本允明の実施例においては、この予め定めたルールは、全ての読取り要求より全ての複き込み要求を優先するものである。

(以下介白)

- 36 -

同様に、第9 図の出力端子128にWR1TEDATA保守が出力されるのと同期して、WR1TEDATA保守が第11図の同路の出力端子244に出力される。この場合、出力端子128のWR1TEDATA保守に関連する円込み要求保守は、第11 図に関連する人出力ポートに対応するものとする。

第12関は、第1図の再込みデータバッファ 84と銃取りデータバッファ86を示す関であっ で、第11関の端子244のWRITE DAT A信号がどのように動作して再込みバッファ84 からデータバス54ヘデータ転送するか、また第 11図の端子246のREAD DATA信息が がらに動作してデータが送するから続取でが っつっ86ヘデータ転送するかを示すものであ っつった例の動作について、第13図にあ す記載サイクルと、第9図、第10図、第11図、 第12図の関係を設置して以下に簡単に送れる。 特に第9図と第11図には、連続して送水混合を たデータ続取り要求信けデータ的込み要求信号を 述ぶ制御バス58が、バス60と62の形で示さ

れている。第13階に示す通り、制御パス58の データ続取り信号R1、R2、R3、R4の形を とり、初込み信号はW1, W2, W3, W4の形 をとる。第10凶の紀徳素子70はデータを保持 する手段となり、読取りパッファ12は記憶業子 からデータバス54ヘデータを読収る第1の手段 となり、省込みパッファ74はデータパス54か ら記憶数チ10にデータを供込む第2の手段とな る。第9関の記憶衝突検出論理66は、バス60 の続取り災水信号に応じて続取りバッファ72を 利川し、バス62の背込み要求信号に応じて書込 みパッファ 7 4 を利用する機構となり、逐次混合 されたデータ読取りおよび書込み要求信号を連続 して逐次受取り、次に実行できるようにする。ね 言すると、第9間の回路は、空の中間要求サイク ルフェーズを必要とせずに、第13回の統取り要 水R 1 からR 4 と省込み要求W 1 からW 4 を連続 する記憶サイクルの製攻サイクルフェーズで受取 り、その後それを実行できるように動作する。た だし、前に述べた通り、この実行は必ずしも禁取 りおよび街込み要求信号を受取った正確な順番通

- 39 -

でREAD DATA 信号とWR!TE DATA 信号を同時生成するのを防止し、端子124と130でREAD ACCESS 信号とWR!TE ACCESS 信号とWR!TE ACCESS 信号とWR!TE ACCESS 信号とWR!TE ACCESS 信号とWR!T をかけない。その代わりとして、第9回の回路は、そのような衝突に関係する予定のREAD DATA 信号が要求されなくなるまで遅延させるように動作する。きるACCESS 信号を、追加のWR!TE ACCESS 信号を、追加のWR!TE ACCES S 信号が要求されなくなるまで遅延させるように動作する。

第13図の読取り要求および書込み要求保守について言えば、最初の読取り要求R1を受取った時にはいかなる衝突も予想されない。第2の読取り要求R2を記版サイクル2で受取った時にも衝突は予想されない。しかし記憶サイクル3で得り要求1を受取ると、記憶サイクル4で読取り要求R2のデーク転送サイクルフェーズとの衝突が予想される。この予想される衝突は、第9図の回路ではANDゲート120の動作によって、第

りでなくてもよい。

にもかかわらず、読取りおよび再込み要求信号の受取りとその後の実行は、100%の帯域幅利用が連成されるシーケンスで允生する。この100%の帯域幅利用は、第13間の遅次配合されたデータ読取りおよび再込み要求信号を受取った結果、データ読取りパッファ 72とデータ書込みパッファ 74が記憶器 チ70 および/またはデークパス54にアクセスしなければならない時に起こり得る衝突を解消する第9間の同路の動作によって達成される。

特に第9 関の回路は、データ読取りパッファイ2 よりデーク書込みパッファイ4 に有利になるように、起こり得る衝突を解決する。さらに、第11 図の回路は、第13のデーク読取りおよびデータ書込み要求に応じて、第10 図の読取りパッファイ2 と書込みパッファイ4 のそれぞれの利用に同期させて第12 図の読取りパッファ 8 6 と得込みパッファ 8 4 の動作を制御する。

より具体的に言うと、第9内の阿路は、いかなる特定の記憶サイクルでも、端子126と128

- 40 -

1 1 図の回路ではANDゲート 2 3 8 によって検出される。次のいずれかの記憶サイクルに引き続き連続して受取った再込み要求信号がある場合は、その存在がANDゲート 1 2 0 と 1 2 8 の出力を"低"論理レベルに維持し、このため、端子1 2 6 と 2 4 6 のREAD DATA信号の出力を続取り要求R 2 分だけ遅延させる。

第13日の記値サイクル例では、この遅延は、 続取り要求R3を受取る記値サイクル5まで続き、 こにより次の記値サイクルでANDゲート120 と128を ・ 低・ 論理レベルから ・ ハイ・ 論理レベルへ解放し、 読取り要求R2に関連するデーク を記憶サイクル6のデーク転送サイクルフェーズ で誘取りパッファ72からデークバス54へ、ま たデークバス54から続取りパッファ86へ転送 できるようにする。

しかし、記憶サイクル4で再込み要求R2を受取った後に記憶サイクル5で読取り要求R3を受取ると、記憶サイクル6のアクセスサイクルフェーズで衝突が予測される。この予想された衝突は、第9図の回路のラッチ112と第11回の回路の

ſ

ラッチ212の動作によって検出される。特にい ったん光低された出込み要求R2かANDゲート 110と234への1つの入力として存在し、統 取り受水R3は記憶サイクル5でANDゲート 110と234へのもう1つの人力として存在す る。これにより、ラッチ112と212の出力が 記憶サイクルサイクル6でセレクタ108と 220を"1"入力端子状態に設定することにな る。このセレクタ108と220の設定は、統取 り吸水R3のために端子124でREAD AC CESSはサを出力するのをANDゲート110 と234で検出した通り、次の冉込み要求をパス 62を介して受収らなくなるまで遅延させるもの である。実際に第13図の例においては、記憶サ イクル4でいかなる群込み要求も受取っていない。 従って、ラッチ112と212は、セレクタ 108と220を "0" 入力端子構成にリセット するように動作し、紀低サイクル7で端子124 でのREAD ACCESS倩号が可能になる。 記憶サイクルでは、宵込み要求W3が読取り要 **水R4に続いて受取られており、これにより記憶** 

- 43 -

ル4で単一の空のアクセスサイクルフェーズが発生し、記憶サイクル7で単一の空のデータ転送サイクルフェーズが発生することになるが、その後、本危明の教表に従って100%の帯域幅能力が達成される。このため、記憶サイクル8以降の次の要求サイクルフェーズは、銃取り要求が背込み要求のいずれかで完全にふさいでもよく、その結果、100%の帯域幅利用となる。

- 45 -

サイクル8のデータ転送サイクルフェーズ中に記 こり得る街だのためのステージが設定される。し かし、この街次は、ANDゲート120が起こり 得る衝突を検用し、読取り要求R3については記 **掛サイクル8で、また続取り要求R4については** 記憶サイクル9で川力端子126のREAD D ATA信号を遅延させる、第9間の阿路の動作に よって避けられる。この遅延は次の再込み要求を 受取らなくなるまで続く、すなわち、記憶サイク ル9まで遅延が続くのである。心臓サイクル9に 省込み要求がなければ、記憶サイクル9でAND ゲート120を解放し、次にこれによって記憶サ イクル10で読取り要求R3川のREAD DA TA信号が許可される。カウンク116の動作は、 2つの記憶要求が遅延された事実を記録し、次の READ DATAGISを記述サイクルト1でぬ 子126に出力できるようにすることである。

本発明の記憶装置の始動には、アクセスサイク ルフェーズでの1記憶サイクル分の遅延と、データ転送サイクルフェーズでの1記憶サイクル分の 遅延が必要で、その結果、第13図の記憶サイク

- 44 -

8 0 は読取り要求アドレスド I F O と 付込み要求 アドレスド I F O とで構成してもよい。この 2 つの F I F O は同じようにポート 衝突検出論理 7 6 の動作の下で制御される。

標準の高速記憶技術が本発明のアーキティクチュアに適用できることも当該技術に精適した者には理解されるであろう。 例えば、多項データバスを使用して、本発明の100%の帯域幅能力を活用してもよい。これに関して言えば、多項データ 読取りおよびデータ再込みパッファも多項データバスにインクリーブ接続して使用してもよい。

本発明の高速記憶装置および関連の方法は特に CTスキャナの技術に応用できる。特に本発明は、 大量の処理と、高度の解像投影能力と、高域の人 出力帯域幅を必要とする第4世代のCT装置に応 用可能である。とりわけ本発明の構成は、インタ リーピングや広いワードサイズ等の公知の技術と 組み合せて使用すると、現在の256K DRA M技術を使用した32MBの記憶装置によって 400MB/秒の転送速度を達成できる。本発明 の独特のアーキテクチュアを利用することによっ て、記憶裁取り機能と記憶者込み機能をどのよう に紹合しても100%の帯域幅能力とマルチボー 上能力が得られる。

その他の利点や変更例は、当該技術に精通した 者には容易に思いつくであろう。このため、本允明は、ここに示し、説明した特定の詳細かつ代表 的な方法や例に限定されるものではない。その代わりに、出願人の一般的発明概念の精神または範 別から逸脱せずに、このような詳細から発展させ てもよい。

#### 「食明の幼児)

以上述べた適り本金明によれば、選次混合されたデーク議取りおよびデーク書込み要求信号を選 が制御パスと、デークパスとを備えた高速記憶装 選において、連続する選次混合したデーク議取り およびデータ引込み要求信号に対して設けられた デーク議取りパッファおよびデータ書込みパッファ を用いて記憶手段および/またはデータバスへ のデータ転送を所定期間遅延させることによって、 連続する遅次続取り要求及び書込み要求に基づく デーク転送時の衝突を避けることができ具つデー

- 47 -

路図であり、第10図は、第1図のメモリボードの基取りおよび普込みバッファをさらに詳しく示す図であり、第11図は、第1図のボート衝突検出同路の監理同路図であり、第12図は、第1図の人出力ボートの起取りおよび再込みバッファを示す図であり、第13図は、本発明の原理に基づく記憶装置とともに用いる記憶サイクルを示す図である。

記位手段… 7 0, 記位衝突検出論理… 6 6 データバス… 5 8, アドレスバッファ… 6 8 アドレスバス… 5 6,

読取りデークパッファ…12.86

制卵バス…58.

要求免生凋愁何路…78

アドレス発生器…80

ボート衝突後出回路…76

デークポート記憶装置… 8 2

人出力ポート… 5 2

代理人弁理士 則 近 忠 佑 胡 典 夫

- 49 -

クパスの有効量域幅を100%利用したデータ転送を可能にするものである。

#### 4、控制の動作な説明

第1間は、本発明による記憶装置のブロック図 であり、第2間は、従来の記憶装置のプロック内 であり、第3回は、第2回に示す従来の記憶装置 の記憶サイクルを示す以であり、第4回は、第2 図に示す従来の記憶装置の衝突発生中の記憶サイ クルを示す国であり、305国は、第2国の従来装 翼の記憶サイクルを示す図であって、一連の読取 り要求の後に一連の再込み要求が続き、さらにモ の後に一連の読取り要求が続いているものを示し、 第6国は、第2国の従来装置の記憶サイクルを示 す凶であって、単一の緯取り要求のそれぞれの後 に単一の再込み要求が続き、さらにその後に一連 の読取り要求が続いているものを示し、第7四は、 本発明に基づき連続して選次の読取りおよび選込 み要求を実行する方法を示すはであり、第8回は、 本允明に基づき連続して選次の再込みおよび聴取 り要求を実行する方法を示す間であり、第9回は、 第1四の本発明による記憶衝突後用何路の論理同

- 48 -

